

第四章 组合逻辑电路设计

(Combinational-Logic Circuits Design)

秦磊华 汪承宁

Fundamentals do not change very often. - Yale Patt @UT Austin

4.1 组合逻辑电路的基本概念

若逻辑电路在任何时刻产生的**稳定输出值**仅取决于该时刻**输入值**的组合（而与过去的输入值无关），则称为组合逻辑（combinational logic, CL）电路。



输出信号之间无依赖！

对任意 $F_i = f_i(X_1, X_2, \dots, X_n)$ $i = 1, 2, \dots, m$

1. 由逻辑门组成，**无存储元件 (memory-less)**
2. 逻辑门之间的信号传输**不存在反馈环路**
3. 组合逻辑电路是构建时序电路的基础！



4.2 组合逻辑电路分析

分析:

找出给定的组合逻辑电路输出与输入之间的逻辑关系;

目的:

得到给定逻辑电路功能, 评价、改进和完善不合理方案

1.根据电路写出输出函数表达式



2.对函数表达式化简




3.列出函数真值表



4.功能描述

例1 分析下图所示组合逻辑电路。



解 根据逻辑电路图写出输出函数表达式

$$F = \overline{P_4 P_5} = \overline{\overline{A}(B + C) \overline{A}BC}$$




4.2 组合逻辑电路分析

(用代数法1)化简输出函数表达式F

$$F = \overline{\overline{A(B+C)}ABC}$$

$$= \overline{AB} + \overline{AC} + \overline{A\overline{B}} + \overline{A\overline{C}}$$

$$= A \oplus B + A \oplus C$$





真值表

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0


4.2 组合逻辑电路分析 (Functionality)

A	B	C	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

$$F = A \oplus B + A \oplus C$$



2阶段, 3个门



3阶段, 6个门

4.2 组合逻辑电路分析（Timing）

从数字电路抽象级别下降到模拟电路

组合逻辑电路的传播延迟（propagation delay, t_{pd} ）：关键路径（critical path）的最坏情况（worst-case）延迟，取决于晶体管栅极/漏极以及互连线寄生电容（parasitic capacitance）充放电的延迟（RC delay）。

74LS04
(6-非门)

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t_{PLH}	A	Y	$R_L = 2\text{ k}\Omega$ and $C_L = 15\text{ pF}$		9	15	ns
t_{PHL}					10	15	

t_{PLH} : Low-to-High Propagation Delay time

t_{PHL} : High-to-Low Propagation Delay time




Figure 1





Figure 2



噪声裕度

$$NM_L = V_{IL} - V_{OL}$$

$$NM_H = V_{OH} - V_{IH}$$

组合逻辑电路的污染延迟（contamination delay, t_{cd} ）：最短路径（shortest path）的最好情况（best-case）延迟

旧的输出信号被新的输入信号污染，输出信号开始变动但还没有意义。



4.2 组合逻辑电路分析

AC CHARACTERISTICS (T_A = 25°C)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
t _{PLH}	Turn-Off Delay, Input to Output		14	22	ns	V _{CC} = 5.0 V C _L = 15 pF
t _{PHL}	Turn-On Delay, Input to Output		14	22	ns	

V_{CC} = 5 V, T_A = 25°C, and over operating free-air temperature range (unless otherwise noted). See [Figure 2](#).

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t _{PLH}	A or B	Y	R _L = 2 kΩ and C _L = 15 pF		9	15	ns
t _{PHL}					10	15	

AC CHARACTERISTICS (T_A = 25°C)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
t _{PLH} t _{PHL}	Propagation Delay, Other Input LOW		12 10	23 17	ns	V _{CC} = 5.0 V C _L = 15 pF
t _{PLH} t _{PHL}	Propagation Delay, Other Input HIGH		20 13	30 22	ns	

AC CHARACTERISTICS (T_A = 25°C)

Symbol	Parameter	Limits			Unit	Test Conditions
		Min	Typ	Max		
t _{PLH}	Turn-Off Delay, Input to Output		8.0	15	ns	V _{CC} = 5.0 V C _L = 15 pF
t _{PHL}	Turn-On Delay, Input to Output		10	20	ns	

74LS32(4-2输入端或门)

74LS00(4-2输入端与非门)

74LS86(4-2输入端异或门)



74LS08(4-2输入端与门)



4.2 组合逻辑电路分析

找关键路径 (critical path)

型号	功能	传播延迟
74LS86	4-2异或	30 ns
74LS32	4或门	22 ns
74LS00	4-2与非门	15 ns
74LS04	6-非门	15 ns
74LS08	4-2与门	20 ns





4.2 组合逻辑电路分析

(用代数法2)化简输出函数表达式F

$$F = \overline{\overline{A(B+C)}ABC}$$

$$F = \overline{A}(B + C) + A\overline{BC}$$


$$= \overline{A}B + \overline{A}C + A\overline{B} + A\overline{C}$$

$$= \overline{A}B + \overline{A}BC + \overline{A}\overline{B}C + A\overline{B}C + A\overline{B}\overline{C} + A\overline{C}$$

$$= \overline{A}B + \overline{A}BC + \overline{A}\overline{B}C + A\overline{B}C + A\overline{B}\overline{C} + A\overline{C}$$


$$= \overline{A}B + \overline{B}C + A\overline{C}$$

型号	功能	PDT _{MAX}
74LS86	4-2异或	30ns
74LS32	4-2或门	22ns
74LS00	4-2与非门	15ns
74LS04	6-非门	15ns
74LS08	4-2与门	20ns





传统的化简只是从门的个数最少这个角度来考虑问题！
电路的各个分支是否平衡？（延迟平衡树/图）

理解门的延迟的本质起源需下降到模拟电路（抽象级别），考虑门的电阻和寄生电容。



$$t_{pd} = 52 * 10^{-9} s$$






$$t_{pd} = 57 * 10^{-9} s$$

组合逻辑电路的传播延迟是从输入开始更新到得到稳定可靠输出的最坏情况延迟，反映了组合逻辑电路的固有（本征）特性。
传播延迟是为了克服寄生电容（非理想因素），搬运电子（通过pMOS上拉或nMOS下拉晶体管对输出结点注入电子），使目标输出达到稳定电位。




4.2 组合逻辑电路分析

型号	功能	PDT _{MAX}	价格
74LS86	4-2异或	30ns	1.06
74LS32	4或门	22ns	2
74LS00	4-2与非门	15ns	1.06
74LS04	6-非门	15ns	2.5
74LS08	4-2与门	20ns	2.5



例2 分析下图所示逻辑电路。



解 写出输出函数表达式

$$S = \overline{\overline{AB}} \cdot \overline{\overline{A}} \cdot \overline{\overline{AB}} \cdot \overline{\overline{B}}$$

$$C = \overline{\overline{AB}}$$



4.2 组合逻辑电路分析

用代数法化简输出函数如下：


$$\begin{aligned} S &= \overline{\overline{AB} \cdot A \cdot \overline{AB} \cdot B} &&= \overline{AB} \cdot A + \overline{AB} \cdot B \\ &&&= (\overline{A} + \overline{B}) \cdot A + (\overline{A} + \overline{B}) \cdot B \\ &&&= A\overline{B} + \overline{A}B \\ &&&= A \oplus B \end{aligned}$$

$$C = \overline{\overline{AB}} = AB$$

型号	功能	PDT _{MAX}
74LS86	4-2异或	30ns
74LS32	4或门	22ns
74LS00	4-2与非门	15ns
74LS04	6-非门	15ns
74LS08	4-2与门	20ns

真值表

A B	S C
0 0	0 0
0 1	1 0
1 0	1 0
1 1	0 1




两种实现方式硬件开销不同、延迟不同



4.2 组合逻辑电路分析


不带反变量的逻辑函数化简

$F=\Sigma m(4,5,6,7,8,9,10,11,12,13,14)$



$F=\overline{A} B + B \overline{C} + A \overline{D} + A \overline{B}$

型号	功能	PDT _{MAX}
74LS86	4-2异或	30ns
74LS32	4或门	22ns
74LS00	4-2与非门	15ns
74LS04	6-非门	15ns
74LS08	4-2与门	20ns







4.2 组合逻辑电路分析

无反变量化简1

$$\begin{aligned} F &= \overline{A} B + B \overline{C} + A \overline{D} + A \overline{B} \\ &= B(\overline{A} + \overline{C}) + A(\overline{D} + \overline{B}) \\ &= \overline{BAC} + \overline{ADB} \\ &= \overline{\overline{\overline{BAC}} \cdot \overline{\overline{ADB}}} \end{aligned}$$



型号	功能	PDT _{MAX}
74LS86	4-2异或	30ns
74LS32	4-2或门	22ns
74LS00	4-2与非门	15ns
74LS04	6-非门	15ns
74LS08	4-2与门	20ns








4.2 组合逻辑电路分析

无反变量化简2


$$\begin{aligned} F &= \overline{A} B + B \overline{C} + A \overline{D} + A \overline{B} \\ &= \overline{A} B + A \overline{D} + B \overline{C} + A \overline{B} \\ &= \overline{A} B + A \overline{D} + B \overline{D} + B \overline{C} + A \overline{B} + A \overline{C} \\ &= \overline{A} B + B \overline{D} + B \overline{C} + A \overline{D} + A \overline{B} + A \overline{C} \\ &= B(\overline{A} + \overline{D} + \overline{C}) + A(\overline{D} + \overline{B} + \overline{C}) \\ &= \overline{BACD} + \overline{ABCD} \\ &= \overline{BABCD} + \overline{AABCD} \\ &= \overline{\overline{\overline{BABCD}} \cdot \overline{\overline{AABCD}}} \end{aligned}$$

$$\begin{aligned} \overline{BACD} &= \overline{BACD} + B\overline{B} \\ &= B(\overline{ACD} + \overline{B}) \\ &= \overline{BACDB} \end{aligned}$$

型号	功能	PDT _{MAX}
74LS86	4-2异或	30ns
74LS32	4或门	22ns
74LS00	4-2与非门	15ns
74LS04	6-非门	15ns
74LS08	4-2与门	20ns



在给定条件下，用基本逻辑门（基础积木块）实现给定功能的逻辑电路，称为逻辑综合。综合即是搭积木。




设计关键  抽象出问题的布尔代数描述。

积木块（building block），也称建筑块。




4.3 组合逻辑电路设计

设计流程



分析流程






4.3 组合逻辑电路设计

例1 设计一个三变量“多数表决电路”

1)建立真值表（一般方法）



A	B	C	F
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1



$$F(A,B,C) = \sum m (3,5,6,7)$$

2)用卡诺图对表达式进行化简 (小于等于4个变量的一般方法)


$$F(A,B,C) = \sum m (3,5,6,7)$$

		AB			
C		00	01	11	10
	0	0	0	1	0
	1	0	1	1	1

⇒ $F(A, B, C) = AB + AC + BC$

3)选择目标逻辑门实现电路

- 与门+或门
- 与非门





4.3 组合逻辑电路设计

例1 设计一个三变量“多数表决 (majority) 电路”

能直接用代数法吗？

利用代数结构，利用经验进行构造（相对容易出错，例如漏项）。

代数法的好处：恰当使用可以节省计算量（Trade-off），
相比真值表需要全列出（假设有1000个变量）。

例2 设计一个比较两个三位二进制数是否相等的比较器。

(两个3位二进制数分别为 $A = a_3a_2a_1$, $B = b_3b_2b_1$)

1) 建立给定问题的逻辑描述

尝试用真值表法描述该逻辑问题？6输入，1输出

直接通过语义来构造表达式

$$F = (\overline{a_3} \cdot \overline{b_3} + a_3 b_3) \cdot (\overline{a_2} \cdot \overline{b_2} + a_2 b_2) \cdot (\overline{a_1} \cdot \overline{b_1} + a_1 b_1)$$


$A - B = A + (-B) = 0$
比较器可用多比特的进位传播加法器 (carry-propagate adder) 来实现。

2) 求出逻辑函数最简表达式

$$F = (\overline{a_3} \cdot \overline{b_3} + a_3 b_3) \cdot (\overline{a_2} \cdot \overline{b_2} + a_2 b_2) \cdot (\overline{a_1} \cdot \overline{b_1} + a_1 b_1)$$

3) 选择逻辑门类型并进行逻辑函数变换(分析采用何种门最简单)


$$\begin{aligned} F &= (\overline{a_3} \cdot \overline{b_3} + a_3 b_3) \cdot (\overline{a_2} \cdot \overline{b_2} + a_2 b_2) \cdot (\overline{a_1} \cdot \overline{b_1} + a_1 b_1) \\ &= \overline{a_3 \oplus b_3} \cdot \overline{a_2 \oplus b_2} \cdot \overline{a_1 \oplus b_1} \\ &= \overline{(a_3 \oplus b_3) + (a_2 \oplus b_2) + (a_1 \oplus b_1)} \end{aligned}$$



在理解的基础上写出 $F_{A>B}$ 的表达式

$$F=A_3\overline{B_3} + (\overline{A_3}\overline{B_3} + A_3B_3)A_2\overline{B_2} + (\overline{A_3}\overline{B_3}+A_3B_3)(\overline{A_2}\overline{B_2}+A_2B_2)A_1\overline{B_1}$$

原理：先比较最高位，再比较次高位，依次下去



ALU的常见实现方法：
 $A - B = A + (-B) > 0$
 转化为多比特的进位传播加法器（carry-propagate adder）来实现。

如何实现 $F_{A<B}$ 的功能？转化为 $B > A$ ，交换一下两个变量。

例3 设计组合逻辑电路实现下列真值表的功能(don't care (d), 无关项, 不关心的项)

函数的输入只有10种可能的取值 (定义域), 而非16种

ABCD	F	ABCD	F
0 0 0 0	d	1 0 0 0	0
0 0 0 1	d	1 0 0 1	1
0 0 1 0	d	1 0 1 0	0
0 0 1 1	0	1 0 1 1	1
0 1 0 0	0	1 1 0 0	1
0 1 0 1	0	1 1 0 1	d
0 1 1 0	0	1 1 1 0	d
0 1 1 1	1	1 1 1 1	d

此函数的定义域[0011, 1100]

输入没有落在函数**定义域**内的输出可以标记为不关心 (d)

d是0是1任你选 (输入为invalid)

$$F(A,B,C,D) = \sum m(7,9,11,12)+ \sum d(0,1,2,13,14,15)$$



4.3 组合逻辑电路设计

$$F(A,B,C,D) = \sum m(7,9,11,12) + \sum d(0,1,2,13,14,15)$$

		AB			
		00	01	11	10
CD	00	d	0	1	0
	01	d	0	d	1
	11	0	1	d	1
	10	d	0	d	0

$$F(A, B, C, D) = \overline{A}BD + A\overline{B}\overline{C}\overline{D} + \overline{A}BCD$$

		AB			
		00	01	11	10
CD	00	d	0	1	0
	01	d	0	d	1
	11	0	1	d	1
	10	d	0	d	0




$$F(A, B, C, D) = AB + AD + BCD$$

使用无关项会带来问题吗？如何处理？

在前端加一个预处理模块，控制输入的组合，使其落在四元函数的定义域内。

4.4 组合逻辑电路的时序 (Timing)

1. 竞争 (race)



1) 组合逻辑电路的信号传输路径上有电阻和寄生电容

2) 电阻和寄生电容会使信号产生RC延迟 (RC delay)，输出并不立即达到稳定


3) 延迟长短与信号经过门的个数、逻辑门延迟以及互连线长短等因素有关

4) 寄生电容电阻的危害：延迟、信号波形变坏、产生竞争与险象


5) 竞争：在组合逻辑电路中，同时开始的相同变量的两个互补信号经过不同路径传输到同一个门的输入端时，存在时间差的现象。（路径长度、门延迟不同）

4.4 组合逻辑电路的时序 (Timing)

2输入与非
74LS00



PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t _{PLH}	A or B	Y	R _L = 2 kΩ and C _L = 15 pF		9	15	ns
t _{PHL}					10	15	



f_A 的范围?
求最大的频率：先计算传播延迟
(propagation delay, t_{pd})，再
取倒数即得

$$t_{pd} = 2t_{pd_AND} + t_{pd_OR}$$

传播延迟

$$t_{cd} = t_{cd_AND}$$

污染延迟

Harris & Harris, DDCA

4.4 组合逻辑电路的时序 (Timing)

4)竞争的类型

- 非关键竞争 (noncritical race) : 不产生输出错误的竞争, 也称非临界竞争
- 关键竞争 (critical race) : 导致输出错误的竞争, 也称临界竞争

4.4 组合逻辑电路的时序 (Timing)

2. 险象 (hazard, or glitch)


险象的概念: 组合逻辑电路时序图 (timing diagram) 中的一种现象, 由竞争导致**暂时**的错误输出, 也称为冒险

险象的特征: 1) 单次输入转变导致多次的输出转变, 是一种不想要的效应; 2) 会自动回到正常值

在输出端产生不应有的多次输出转变, 暂时地破坏正常的逻辑功能关系。一旦过了组合逻辑电路完整的**传播延迟**, 即可输出正确、稳定的值。

在电路设计上一般不需要管它。引入险象只是为了更好地理解Timing Diagram。


本质原因: 非B比B晚一个非门的延迟



波的形式, 波形 (waveform)


4.4 组合逻辑电路的时序 (Timing)

2. 险象



$$\begin{aligned} F &= \overline{\overline{A}B} + \overline{\overline{A}C} \\ &= A\overline{A}BC \\ &= 0 \end{aligned}$$

固定B=1, C=1




A更新为1时：发生了“1”型险象


A更新为0时：不发生险象

4.4 组合逻辑电路的时序 (Timing)

2. 险象



$$F = \overline{\overline{AB}} \cdot \overline{\overline{AC}} = AB + \overline{AC}$$
$$= A + \overline{A} = 1 \quad (\text{固定 } B=C=1)$$




A更新为1时：不发生险象

A更新为0时：发生了“0”型险象

4.4 组合逻辑电路的时序 (Timing)

3) 0”型与“1”型险象

“0”型险象的波形 (1-→0-→1)  $\Rightarrow F = A + \bar{A} = 1$ (正常值)

“1”型险象的波形 (0-→1-→0)  $\Rightarrow F = A\bar{A} = 0$ (正常值)

此波形的绘制忽略了上升边沿 (rising edge) 和下降边沿 (falling edge)

4.4 组合逻辑电路的时序 (Timing)

3. 险象的判断

$$F = A + \bar{A} \quad F = A \bar{A}$$

险象的特征：过了传播延迟后，输出**保证回到正常值**！

- 1)当变量X同时以原变量和反变量的形式出现在逻辑表达式中（非门单独实现）；
- 2)在一定条件下(即其他变量取某组特定的取值)该函数表达式可化简成 $X + \bar{X}$ 或 $X \cdot \bar{X}$
- 3)输入到同一个门的两条路径上的传播延迟不一样（一条路径输出端发生电位更新时，另一条路径输出端的电位还是旧值）

$\bar{A}$ 落后于A，若A能提前决定F的新值，即使 $\bar{A}$ 为旧值没更新，也不会发生险象。

注：同时改变多个变量会降低其中任意一个**给定变量**发生险象的可能性，因为这可能会消掉该变量的原形式或非形式。因此，我们研究只改变一个变量即可（固定n-1个变量）。

4.4 组合逻辑电路的时序 (Timing)

例1 已知描述某组合电路的逻辑函数表达式为

$$F = \overline{A}\overline{C} + \overline{A}B + AC$$

判断该组合逻辑电路是否可能产生险象。

解 由表达式知，变量A和C均具备竞争条件（带原和反两种形式的文字），对他们分别进行分析。

变量A:	BC=00	$F = \overline{A}$
	BC=01	$F = A$
	BC=10	$F = \overline{A}$
	BC=11	$F = A + \overline{A} = 1$

由于原信号领先于补信号，当BC=11、且A从1变到0时，可能使电路产生0型险象（1到0再回到1），其中0为异常值。

类似地分析信号C与 $\overline{C}$ 的竞争是否可能产生险象。

4.4 组合逻辑电路的时序 (Timing)

例2 判断函数 $F = (A + B) \cdot (\bar{A} + C) \cdot (\bar{B} + C)$ 逻辑电路中是否可能产生险象。

解 函数表达式可知，变量A和B均具备竞争条件。

先考察变量B：


AC=00	$F = B\bar{B} = 0$
AC=01	$F = B$
AC=10	$F = 0$
AC=11	$F = 1$

可见，当AC=00、且B从0变到1时，无法提前锁定F的输出，得等待 $\bar{B}$ 信号的到达来决定，可能使输出产生1型险象（0到1再回到0），其中1为异常值。

类似地，再分析信号 $\bar{A}$ 与A的竞争是否可能产生险象。

例3 判断函数表达式 $F = \overline{A}D + \overline{A}C + ABC\overline{C}$ 对应的电路是否可能产生险象。

解 作出函数的卡诺图



由图可知，卡诺圈 1 和卡诺圈 2 之间存在相邻最小项 m_5 和 m_{13} ，且 m_5 和 m_{13} 不被同一卡诺圈所包含，两个卡诺圈“相切”，必然存在一个变量在特定情况下会跳变，但是此时函数的值应该不变（为1）。

当 $B=1, C=0, D=1$ 时， $F = A + \overline{A}$ （这个表达式在电路中不一定是恒定的1，由于补信号比原信号的传播延迟长，多一个非门）

解决方案：想办法在这组输入值的情况下，让电路输出固定为恒定的1，而不是化为两个互补的信号。

4.4 组合逻辑电路的时序 (Timing)

5. 险象的消除

1) 增加冗余项

$F = A + \bar{A}$ $\Longrightarrow$ 增加冗余“与蕴含项”


$F = A \cdot \bar{A}$ $\Longrightarrow$ 增加冗余“或蕴含项”

冗余项的选择可以采用代数法或卡诺图法确定。



4.4 组合逻辑电路的时序 (Timing)

例1 用增加冗余项的方法消除下图所示电路中可能产生的险象。






解： $Y = AB + \bar{A}C$

当 $B=C=1$ 时，A 的变化可能使输出产生“0”型险象，此时输出 Y 应该固定为 1（而不是一对互补文字）。

在布尔表达式中增加冗余项 BC，可消除当 A 从 1 更新为 0 时，Y 可能发生的 0 型险象（1 到 0 再回到 1）：

$$Y = AB + \bar{A}C + BC$$

另一个例子：



4.4 组合逻辑电路的时序 (Timing)

课后练习：通过卡诺图法为该逻辑函数增加冗余项，消除险象


$$F = \overline{A}C + B\overline{C}D + A\overline{B}\overline{C}$$

A, B, C都有两种文字形态，均有可能产生险象。

- 1) 什么情况下会得到 $A + \overline{A}$?
- 2) 什么情况下会得到 $\overline{B} + B$?
- 3) 什么情况下会得到 $\overline{C} + C$?

4.4 组合逻辑电路的时序 (Timing)

2) 增加惯性延时环节 (下降到模拟电路层级)




图中RC电路是**低通 (low-pass) 滤波器**。由于竞争引起的险象是一些频率较高的脉冲信号，因此，险象波形在通过RC电路后能基本被滤掉。


4.4 组合逻辑电路的时序 (Timing)

3)选通法

利用选通脉冲从时间上使输出避开险象。



选通脉冲对电路的输出门加以控制，使输出避开险象脉冲，输出稳定信号。需要提前知道在什么时间发生险象。



第一部分完